module pmi_fifo #(
	parameter pmi_data_width = 8,
	parameter pmi_data_depth = 256,
	parameter pmi_full_flag = 256,
	parameter pmi_empty_flag = 0,
	parameter pmi_almost_full_flag = 252,
	parameter pmi_almost_empty_flag = 4,
	parameter pmi_regmode = "reg",
	parameter pmi_family = "EC",
	parameter module_type = "pmi_fifo",
	parameter pmi_implementation = "LUT"
)
(
	input [pmi_data_width-1:0] Data,
	input Clock,
	input WrEn,
	input RdEn,
	input Reset,
	output [pmi_data_width-1:0] Q,
	output Empty,
	output Full,
	output AlmostEmpty,
	output AlmostFull) /*synthesis syn_black_box */;

endmodule // pmi_fifo